母片方式结构化ASIC厂商富士通、美国LSI逻辑、NEC电子三家公司，在与其合作厂商美国Synplicity公司共同举行的记者发布会上强调指出：由系统LSI向结构化ASIC的过渡将会不断深入。 　　结构化ASIC在开发周期与开发费用方面要优于系统LSI。这是因为系统LSI在对所有掩膜完成定制后才能生产，而结构化ASIC只需对部分的层掩膜进行定制。与系统LSI相比，富士通表示掩膜定制量为1/3，LSI逻辑则表示开发费用在1/4～1/6之间。而在开发周期方面，“从设计到提供样品，最短只需2个月”（NEC电子 第一系统业务本部 通信业务部ISSP项目 项目经理铃木正宏），“系统ASIC过去需要18个月，而结构化ASIC则为6个月”（日本LSI逻辑 ASIC/RapidChip业务部 部长迫间幸价），“在系统ASIC的1/3～1/4之间”（富士通 LSI业务本部 第一系统LSI业务部 第二设计部 部长内藤贡）。 　　今后，随着设计工艺逐渐向90nm过渡，三公司认为结构化ASIC产品将会越来越多。据预测，由于“系统LSI的初期开发费用一般都在1.5亿～2亿日元之间”（富士通），“哪怕稍有修改和变更，就需要和初期开发费用相同的资金和时间”（富士通），因此“当设计工艺超过100nm时，就不愿意再生产系统LSI了”（NEC电子）。作为系统LSI来说，一是“由FPGA向系统LSI的过渡比预想的少”（富士通），再加上“尽管由于开发费用低，系统LSI对规模相对较小的企业更具优势，但实际上此类产品来自大企业的订单却非常多”（Synplicity公司），因此系统LSI的开发预计将逐步减少。三公司目前正在加紧提高结构化ASIC的设计工艺。在90nm产品方面，NEC电子已经量产，LSI逻辑计划2005年第3季度量产，富士通则力争2005年度内量产。 　　作为号称可缩短开发周期的LSI，还包括FPGA。结构化ASIC阵营表示，不仅是量产时的单价和集成度，在工作频率与耗电量方面结构化ASIC都更有利。比如，LSI逻辑表示，从工作频率上来说，拿乘法运算器相比，二者相差1.3～2倍左右。耗电量方面，该公司的结构化ASIC由于不在未使用的逻辑门电路中进行布线，因此也能降低耗电量。

マスタ・スライス方式のストラクチャードASICのメーカーである富士通，米LSI Logic Corp.，NECエレクトロニクスの3社は協力関係にある米Synplicity Inc.と合同で行った記者会見の中で，セルベースLSIからストラクチャードASICへの移行が増えていることを強調した。 　ストラクチャードASICは，開発期間と開発費の点でセルベースLSIより有利だ。全マスクをカスタマイズして作るセルベースLSIに対して，ストラクチャードASICでは一部の層のマスクだけでカスタマイズするためである。セルベースLSIに比べて，例えば富士通はマスク・コストが1/3，LSI Logic社は開発費が1/4～1/6になるとしている。開発期間も「設計からサンプル出荷まで最短で2ヶ月」（NECエレクトロニクス 第一システム事業本部 通信事業部 ISSPプロジェクト プロジェクトマネージャーの鈴木正宏氏），「セルベースASICでは18ヶ月だったのが6ヶ月になる」（LSIロジック社 ASIC/RapidChip ビジネスディビジョン 部長の迫間幸介氏），「セルベースASICの1/3～1/4」（富士通 LSI事業本部 第一システムLSI事業部 第二設計部 部長の内藤貢氏）などとしている。 　今後設計ルールが90nmへと微細化が進むことで，3社はさらにストラクチャードASICが増加するとみる。「セルベースLSIの場合，初期の開発費用が1.5～2億円になる」（富士通）ことや「ちょとした修正や変更があっても，初期と同じ金と時間がかかる」（富士通）ため，「設計ルールが100nm以下ではセルベースLSIを作る気にならない」（NECエレクトロニクス）と予想する。「FPGAからの移行は予想より少ない」（富士通）ことや「開発費が低いことで比較的小規模の企業にとってメリットになると考えていたが，実際には大企業からの注文が多いようだ」（Synplicity社）という現状も併せ，セルベースLSIの開発は減少するとみる。3社はストラクチャードASICの微細化を進めており，90nm品について，NECエレクトロニクスは量産中，LSI Logic社は2005年第3四半期中に量産化，富士通は2005年度中をメドに量産したいとしている。 　開発期間の短縮をうたうLSIとしては他にFPGAがある。ストラクチャードASIC陣営は量産時の単価や集積度だけでなく，動作周波数や消費電力の点でも有利としている。例えば，LSI Logic社は動作周波数に関しては乗算器で比べた場合1.3～2倍程度異なるとする。消費電力に関しても，同社のストラクチャードASICの場合，使用しない論理ゲートには配線しないため，消費電力を抑えられるとする。