【日经BP社报道】索尼、索尼LSI设计和索尼计算机娱乐(SCE)就正在开发的面向便携式游戏机“PSP”的微处理器，日前联合在“A Symposium on High Performance Chips（HOT CHIPS）”上发表了演讲。该处理器就是被SCE称为“PSP CPU”的微控制器。“它相当于PSP的主芯片”（发表演讲的索尼半导体解决方案网络公司SoC业务部第一芯片设计部2部1课主管课长冈部政信）。

　　在2003年7月29日召开的“2003年PlayStation会议”上，SCE曾经介绍过PSP CPU的内部构造。在此次的Hot Chips上，则首次公开了PSP CPU内部的三维图形处理电路“3D-graphice module”以及H.264解码电路的基本构造。“此前只是介绍了相关概要，而此次的演讲目的则是进一步深入到其内部结构”（SCE微处理器开发技术人员）。此外，还谈到了利用名为“Virtual Mobile Engine（VME）”的动态可重构电路和4MB内置DRAM的构造。不过，关于VME和内置RAM，只是展示了普通的工作原理，没有提到PSP CPU特有的研发内容。

　　作为此次展示的3D-graphice module，用来实现名为“Surface Engine”的平滑技术的一系列组件是关键所在。“通过采用Surface Engine技术，就可通过较少的多边形完成曲面处理”（索尼的冈部）。与Surface Engine相当的功能曾以模块形式配备于PS2图形引擎前端。最大工作频率为166MHz，内存为2MB。最大几何运算性能高达3500多边形/秒，渲染设置（Rendering Setup）的演算性能最大也是3500万多边形/秒，像素处理性能最高为6亿6400万像素/秒。另外，在PSP中除多边形外，还准备通过硬件支持名为NURBS（non-uniform rational B-splines）的建模手法。不过，此次的演讲没有谈到NURBS。“这方面的细节目前尚不便透露。”（SCE技术人员）

　　H.264解码电路采用了正统的结构。从规范上来说，支持基本规格（baseline profile）和核心规范（main profile），级别为1～3级。谈到集成H.264解码电路，则是“希望实现更精细的图像显示”（SCE技术人员），“其优点是编码效率高、可在画面中预测动作补偿等。”（索尼冈部）

　　听说要发表将会成为年底商战话题的PSP微控制器，会场上还聚集了很多日本厂商的技术人员。“由于几乎没有关于PSP芯片的消息，因此此次演讲是一个宝贵的机会”（某日本家电厂商技术人员）。不过，由于没有关于芯片核心方面的信息，因此也有不少技术人员觉得期望落空了。会场上不时能听到这样的声音：“说实话，感觉就这么回事。哪怕有芯片照片呢，也能让人大体评价一番”（某综合电机厂商技术人员），“仅靠这些信息，还无法做出任何评论”（某综合电子厂商技术人员），“这不等于是说就静待圣诞节（PSP在日本的上市时间）的到来吧。”（某美国半导体厂商技术人员）（记者：蓬田 宏树＝硅谷支局）