日立制作所中央研究所和瑞萨科技日前通过在全空乏SOI底板上运用底板偏压技术，成功地开发出了一种可将工作时的晶体管驱动性能比过去提高20%，待机时的泄漏电流减少到原来1/10的技术。主要面向手机应用处理器等65nm工艺以后的便携终端芯片。在2004年12月13日于美国旧金山召开的“2004年国际电子器件大会（2004 IEEE International Electron Devices Meeting，2004 IEDM）”上做了技术发表（演讲序号为27.2）。

　　此次试制的晶体管采用了氧化膜厚度约为10nm的非常薄的全空乏SOI底板。氧化膜薄的时候，能够把SOI底板的硅层作为用于控制晶体管阈值电压的背栅（Back Gate）来使用。

　　不过，作为全空乏SOI，与普通Bulk CMOS相比由于沟道区更窄，因此有时会由于沟道区的杂质浓度，而难以调整阈值电压。为此，除调整了杂质浓度外，此次还采用了NiSi材料的金属栅。利用NiSi电极的工作函数调整了阈值电压。

日立製作所 中央研究所とルネサス テクノロジは，完全空乏型SOI基板に基板バイアス技術を組み合わせることで，アクティブ時のトランジスタの駆動能力を従来比20％増大，待ち受け時のリーク電流を同1/10に低減できる技術を開発した。携帯電話機のアプリケーション・プロセサなど，65nm世代以降の携帯機器用LSIに向ける。2004年12月13日から米国サンフランシスコで開催中のデバイス技術の国際学会「IEDM（International Electron Devices Meeting） 2004」で発表した。講演番号は27.2。
　今回試作したトランジスタでは，酸化膜の厚さが10nm程度と非常に薄い完全空乏型SOI基板を用いた。酸化膜が薄い場合，SOI基板のSi層をトランジスタのしきい値電圧を制御するためのバック・ゲートとして動作させることができる。

　ただし，完全空乏型SOIでは一般的なバルクCMOSと比べてチャネル領域が狭いため，チャネル領域の不純物濃度によって，しきい値電圧を調整するのが難しい。このため不純物濃度の調整に加えて，今回はNiSiのメタル・ゲートを採用した。NiSi電極の仕事関数によりしきい値電圧を調整した。