美国Cadence设计系统公司与中国上海集成电路设计研究中心（Shanghai Research Center For Integrated Circuit Design：ICC。英文主页）日前宣布，联合开发成功了基于处理器内核和DSP内核的SoC参考设计流程。该流程利用Cadence公司和美国CoWare公司的EDA工具制作。 　　该流程包括Cadence公司的NC-Sim、Conformal-ASIC、Nano Encounter、CeltIC、Fire & Ice QXC、VoltageStorm、SignalStorm及CoWare公司ConvergenSC。Cadence和CoWare公司正在上游设计中开展合作，在Cadence产品的设计流程中采用了CoWare公司的产品。Cadence公司和上海集成电路设计利用多种0.18μm工艺，对该流程进行了检验。 　　Cadence公司此前早就进入中国，曾与中国政府成立了培养IC设计专家的政府项目，并建立了SMIC和设计流程。对上述活动极为关注的富士通将开展一项计划，以便利用Cadence的在华设施设计富士通的ASIC。 　　在上述新闻发布中，上海集成电路设计研究中心副主任王晔对双方的合作发表评论说，该流程将使双方的共同客户高效地进行SoC设计。尤其是对中国当地企业的SoC设计效果尤佳。

米Cadence Design Systems, Inc.と中国の上海集成電路設計研究中心（Shanghai Research Center For Integrated Circuit Design：ICC，英文ホームページ)は， プロセサ・コアやDSPコアをベースとするSoC（system on a chip）のリファレンス設計フローを共同で開発したと発表した。今回のフローは，Cadenceと米CoWare, Inc.のEDAツールで構成する。 　今回のフローには，CadenceのNC-Sim，Conformal-ASIC，Nano Encounter，CeltIC， Fire & Ice QXC，VoltageStorm，SignalStormおよびCoWareのConvergenSCが含まれる。CadenceとCoWareは上流設計で提携しており，Cadence製品のフロー中にCoWareの製品が取り込まれている。Cadenceと上海集成電路設計は，複数の0.18μmプロセスを前提に今回のフローを検証した。 　Cadenceは早くから中国に進出しており，IC設計専門家養成の政府プロジェクトを中国政府と立ち上げたり，SMICと設計フローを構築したりしている。こうした活動に注目した富士通は，中国におけるCadenceの設計施設で富士通のASICを設計できるようにするプロジェクトを行う。 　ニュース・リリース1には上海集成電路設計vice presidentのYe Wang氏がコメントを寄せている。このフローにより，両社共通の顧客のSoC設計が効率化するという。特に中国の地場企業のSoC設計に効果があるとする