美国Altera公司日前发布了母片方式结构化ASIC新产品——“HardCopy II”。此前该公司对结构化ASIC的定位是辅助性产品，也就是说当FPGA的销量有望达到一定程度时，就将结构化ASIC作为一种低成本化手段来使用。而通过此次的HardCopy II，将改变过去的做法，“与FPGA和CPLD一起，将把结构化ASIC视为支柱产品”（日本Altera）。 　　正像HardCopy的名称一样，该公司的结构化ASIC过去始终以类似FPGA的特性为产品的最大卖点（参考图1）。APEX系列的母片版、第一代结构化ASIC“HardCopy APEX”就是不含程序单元SRAM开关的芯片。Stratix系列的母片版、相当于第二代结构化产品“HardCopy Stratix”则做了瘦身设计，不仅SRAM块的个数比FPGA少，而且还减少了I/O数。通过这种结构化的瘦身设计，以及工艺的提高，降低了成本。相当于100万ASIC门电路的芯片单价方面，采用0.18μm工艺生产的第一代HardCopy APEX为125美元，采用0.13μm工艺生产的第2代HardCopy Stratix则降到了75美元。 　　这次的HardCopy II相当于该公司的第3代结构化ASIC。HardCopy II的产品定位是Stratix II的母片版。不过，构成逻辑阵列的基本单位、即逻辑单元则不同。Stratix II根据名为ALM（Adaptive Logic Module，自适应逻辑模块）的逻辑单元构成逻辑阵列。而对于HardCopy II，作为结构最适合于母片的逻辑单元，则最新开发出了“Hcell”。采用90nm工艺生产的HardCopy II，据称相当于100万ASIC门电路的芯片单价降到了15美元。 　　不仅Hcell能比ALM设计得更小，而且由Stratix II向HardCopy II过渡时，ALM中未使用部分由于不需向Hcell映射，因而可降低成本。也就是说，在第2代产品以前，在FPGA的逻辑单元中即使有未使用部分，也能在当前状态下直接向结构化ASIC映射。HardCopy II方面，只需向Hcell映射ALM中实际使用的部分。为了顺利地完成这种映射，Altera公司开发出了符合ALM使用状况的Hcell宏单元。据称，数量达数百种之多。 省略多余电路，同时还准备提供引线接合品种 　　在第2代产品以前，为了强调类似性，要分别为每种FPGA产品准备结构化ASIC品种。FPGA中未使用的阵列部分与内存块还都直接存在于结构化ASIC中。与上面所讲的逻辑单元级浪费一样，此次则避免了芯片级浪费。也就是说，封装在大型FPGA中的电路，在结构化ASIC中也仅封装正在使用的部分。原来的FPGA规模（品种）即便不一样，也可能被封装成同等规模（品种）的结构化ASIC，即使原来的FGPA规格（品种）相同，也可能封装成不同的规格（品种）（参考图2）。 　　Altera公司将自2005年第3季度开始依次供应HardCopy II芯片。HardCopy II共包括5个品种（母片）。用户可设计的、按ASIC换算的电路规模最大为220万门。所支持的嵌入RAM容量最大为8.7Mbit，输入输出引脚数最多951个。在全部5个品种中，有4个品种仅支持可高速运行的倒装方式，剩余的1个品种还准备提供低成本的引线接合方式。

米Altera Corp.は，マスタ・スライス方式のストラクチャードASICの新製品として「HardCopy II」を発表した。これまで同社はストラクチャードASICを，開発したFPGAの数量が見込まれる場合に，低コスト化の手段として提供する補助的な製品と位置づけてきた。今回のHardCopy IIを機にそれを改め，「FPGAやCPLDと共に，われわれの柱となる製品にする」（日本アルテラ）。 　HardCopyという名前が示すように，同社のストラクチャードASICは，FPGAとの類似性を最大の売りモノとしていた（下載の図1参照）。APEXシリーズのマスタ・スライス版である，初代のストラクチャードASIC「HardCopy APEX」は，プログラム素子であるSRAMスイッチを除いたチップだった。Stratixシリーズのマスタ・スライス版である，2代目の「HardCopy Stratix」では，SRAMブロックの個数をFPGAより減らしたり，I/O数を減らすなどのスリム化を図った。こうしたアーキテクチャ上のスリム化とプロセスの微細化で，コストを低減した。100万ASICゲート相当品種のチップ単価は，0.18μmで作る初代のHardCopy APEXでは125米ドル，0.13μmで作る2代目 のHardCopy Stratixでは75米ドルになった。 　今回のHardCopy IIは，同社にとって3代目のストラクチャードASICになる。HardCopy IIはStratix IIのマスタ・スライス版という位置づけだが，論理アレイを構成する基本単位である論理セルが異なる。Stratix IIではALM（Adaptive Logic Module）と呼ぶ論理セルをベースにアレイを構成していたが，HardCopy II向けにはマスタ・スライスに最適な構造の論理セルとして「Hcell」を新規に開発した。90nmプロセスで作るHardCopy IIでは，100万ASICゲート相当品種のチップ単価は15米ドルまで下げられたとする。 　ALMよりHcellの方がコンパクトにできていることに加えて，Stratix II からHardCopy IIへ乗り換える場合にはALMの未使用部分はHcellにマッピングしないようにしてコストを下げている。すなわち，2代目まではFPGAの論理セルのなかに未使用部分があっても，そのままの状態でストラクチャードASICにマッピングしていた。HardCopy IIでは，ALMで実際に使っている部分だけを，Hcellにマッピングする。このマッピングをスムーズに行うためにAlteraはALMの利用状況に合わせたHcellのマクロセルを開発した。その数は数百種類に上るという。 無駄な回路は省き，ワイヤ・ボンディングも用意 　また，2代目までは，類似性を強調するために，FPGAの品種ごとにストラクチャードASICの品種を用意していた。FPGAで使っていないアレイ部分やメモリー・ブロックはそのままストラクチャードASICにも存在していた。今回，上述した論理セル・レベルのムダと同様に，チップ・レベルの無駄を省くようにした。すなわち，大規模なFPGAに実装した回路でも，使っている部分だけをストラクチャードASICに実装する。元のFPGAの規模（品種）が違っても，同じ規模（品種）のストラクチャードASICに実装されたり，元のFPGAの規模（品種）が同じでも，別の規模（品種）に実装するケースが出てくる（下載の図2）。 　Altera社はHardCopy IIのチップ出荷を2005年第3四半期から順次開始する。HardCopy II には5つの品種（マスタ・スライス）がある。ユーザーが設計可能なASIC換算の回路規模は最大220万ゲートである。対応する埋め込みRAM容量は最大8.7Mビット，入出力端子数は最大951個。全5品種の内，4品種は高速動作可能なフリップチップ・タイプのみに対応するが，1品種には低コストのワイヤ・ボンディング・タイプも準備する。