美国Tensilica公司日前已将该公司面向可重构处理器内核（Configurable Processor Core）“Xtensa”的开发工具群改进成了“V6”。经过改进后，V6支持去年5月发布的第2代产品“Xtensa LX”的扩展指令，并采用了全新的GUI（图形用户界面）。 　　此次改进的重点是在ISS（指令集模拟器）中增加管线（Pipeline）模型。原有的ISS是在不考虑管线运行的条件下，以代码为单位进行处理的。通过此次改进，当发生中断等特定处理时，时间上的精度得以提高。“比如，通过其他处理器内核及Xtensa LX外部接口而产生中断时，假如该处理器的管线此时正在占用内存总线，那么在中断后的处理中约有数个时钟周期内都将无法使用内存总线。而此前的ISS却无法再现这种处理的延迟”（Tensilica应用领域市场经理内海弦）。 　　据Tensilica公司介绍，尤其是在单芯片中运行多个处理器内核时，管线的正确模拟非常重要。“当多个处理器内核协调运行时，上述延迟便会重叠，因而容易产生实际运行与模拟不一致的问题”（内海）。通过对管线处理进行改进，整个ISS的处理时间可增加10～20%。但过去那种不考虑管线运行的处理已经不能做了。“将该功能向用户介绍后，就没人再要求老式处理了”（Tensilica公司战略营销部经理Steve Leibson）。 2005年嵌入10个以上内核的SoC将越来越多 　　据Tensilica公司介绍，公司客户开发的SoC（系统级芯片）所集成的处理器内核数量平均已达6个左右。该公司估计，内核数量今后将大幅增加。“从2005年开始，嵌入10个以上本公司处理器内核的SoC将会越来越多。甚至将会出现集成1个多余内核，以备规格变更之用的要求”（Tensilica董事长高桥真澄）。至于对称型多内核（1个处理可由2个以上的内核承担）的支持，Leibson表示，“基本上不予考虑”。不过，“本公司所开发的可再现管线处理的技术，对多内核的支持而言，我认为切中了要害”（Leibson） 。

米Tensilica，Inc.は，同社のコンフィギュラブル・プロセサ・コア「Xtensa」向けの開発ツール群を「V6」として更改した。 昨年5月に発表した第2世代品「Xtensa LX」の拡張命令に対応したり，GUIを一新するなどの改良をほどこした。 　今回の改良の目玉は，ISS(instruction set simulator)に，パイプラインのモデルを加えたことである。従来のISSはパイプライン動作を考慮せずに，コード単位で処理を進めていた。この改良により，割り込みなどの例外処理が発生した場合に，時間的な精度が上がる。「例えば他のプロセサ・コアやXtensa LXの外部ポートなどを通じて割り込みが発生した時，そのプロセサのパイプラインがメモリ・バスを占有していると，割り込み後の処理で数クロックほどメモリ・バスを使えなくなる。今までのISSは，こういった処理の遅れが再現できなかった」（テンシリカ フィールド・アプリケーション・マネージャの内海弦氏）。 　Tensilica社によれば，特に1チップで複数のプロセサ・コアを動作させる際に，パイプラインの正確なシミュレーションが重要になるという。「複数のプロセサ・コアを連携して動作させる場合，この遅れが積み重なって，実動作とシミュレーションの乖離が問題になりやすい」（内海氏）。このようにパイプラインの処理を改良したことで，ISS全体の処理時間は10～20％増えるという。なお，パイプラインの動作を見ない従来型の処理を行うことはできなくなる。「この機能をユーザーに説明したところ，従来型の処理を望む声はなかった」（Tensilica社 Strategic Marketing ManagerのSteve Leibson氏） 2005年にはコア10個以上SoCが増える 　Tensilica社によれば，同社の顧客が開発するSoCに積むプロセサ・コアの数は平均して6個ほど。同社は，今後コアの数が大幅に増えると見込む。「2005年から，我々のプロセサ・コアを10個以上積むSoCが増えそうだ。例えば，仕様変更に備え，余分なコアを1つ積むといった要求もあるほど」（テンシリカ 代表取締役の高橋眞澄氏）。1つの処理を2つ以上のコアで担う，対称型のマルチコアへの対応については「基本的にはノー・コメント」（Leibson氏）とした。ただし，「パイプライン処理を再現するシミュレータといった我々の開発技術は，（マルチコア対応にとって）いいところを突いていると考えている」（Leibson氏）と述べた。