东芝开发成功了采用130nm工艺以上半导体技术的母片LSI新产品“UniversalArray”。其特点是不仅实现了与系统LSI基本相同的集成度和耗电量，与系统LSI相比还能缩短试制周期。此次的UniversalArray，在完成逻辑电路的具体布局设计之前，将开始试制底材（母片）。因此从完成电路设计，到提供样品芯片之间的交付期能够缩短到采用同种工艺半导体技术的系统LSI的一半左右。另外，需要生产派生产品以及变更电路设计时，由于重新制作的摸膜数量比系统LSI少，因此能够减少客户负担的开发费用。

　　UniversalArray面向每个客户定制开发母片。因此，在母片中可以只嵌入客户所需要的最低限度的功能。这样，与由多家产品厂商共享通用母片的结构化ASIC相比，能将芯片面积设计得更小。

　　作为UniversalArray，东芝将于2005年第1季度开始提供采用130nm工艺生产的“TC280”系列样品。采用90nm工艺生产的“TC300”系列方面，目前也已开始受理订单，2005年第2季度开始提供样品。TC280与TC300均可使用该公司已经发售的系统LSI所支持的全部IP内核。

　　东芝用于生产TC280的130nm工艺技术“CMOS3”的栅长为110nm。面向TC300的90nm工艺技术“CMOS4”的栅长为65nm。与该公司提供的上一代（180nm工艺）嵌入型阵列相比，TC280的门电路集成度约为2.5倍。每个门电路的平均工作速度大约能提高20%，每个门电路的平均耗电量大约可减少50%。采用90nm工艺的TC300与TC280相比，集成度可进一步翻番，工作频率可提高20%、耗电量能减少50%。

　　UniversalArray方面提供如下单元库。初始单元不仅面积小，而且对逻辑合成做了优化，种类超过400种。输入输出单元有面积优先型与多引脚型2类可供用户使用。

東芝が，130nm世代以降の半導体技術で製造するマスタ・スライスLSIの新製品「UniversalArray」を開発した。特徴は，セルベースLSIとほぼ同等の集積度や消費電力を達成しつつ，セルベースLSIに比べて試作期間を短縮できること。UniversalArrayでは，論理回路の詳細なレイアウト設計を完了する前に，下地（マスタ・スライス）の試作を開始する。これにより，回路設計を完了してからサンプル・チップを出荷するまでの納期を，同一世代の半導体技術で製造するセルベースLSIの約半分に短縮できる。また，派生品展開や回路設計の変更が必要になった場合に，作成し直すマスク枚数をセルベースLSIより減らせるため，顧客が負担する開発費を低減できる。

　UniversalArrayは，マスタ・スライスを顧客ごとにカスタム開発する。このため，顧客にとって必要最小限の機能のみをマスタ・スライスに組み込める。この結果，共通のマスタ・スライスを複数の機器メーカーで共有するストラクチャードASICに比べて，チップ面積を小さくできる。UniversalArrayのチップ面積および性能はセルベースLSIとほぼ同等という。あらかじめマスタ・スライスに作り込む配線層数，およびユーザーがカスタマイズする配線層数は案件ごとに異なる。

　東芝は，UniversalArray について，130nm世代で製造する「TC280」ファミリーのサンプル出荷を2005年第1四半期から開始する。また，90nm世代で製造する「TC300」ファミリーについても受注を開始し，2005年第2四半期からサンプル出荷を始める。TC280とTC300はいずれも，同社が既に発売しているセルベースLSIで対応しているすべてのIPコアを使用できる。

　東芝がTC280の製造に使う130nm世代のプロセス技術「CMOS3」のゲート長は110nmである。TC300向けの90nm世代のプロセス技術「CMOS4」のゲート長は65nmである。同社が展開する前世代（180nmプロセス）のエンベデッド・アレイと比べると，TC280のゲート集積度は約2.5倍，ゲート当たりの動作速度は約20％増，ゲート当たりの消費電力は約50％減にすることが可能になる。90nmプロセスを使うTC300は，TC280に比べて，さらに集積度が2倍，動作速度が20％増，消費電力が50％減にできる。

　UniversalArray では以下のセル・ライブラリを用意する。プリミティブ・セルは，面積が小さくかつ論理合成に最適化しており，種類は400種類を超える。入出力セルは，面積重視型と多ピン対応型2種類をユーザーが利用可能にする。