您现在的位置: 贯通日本 >> 资讯 >> 新闻对照0501 >> 正文

众厂商联手强化定制IC设计EDA流程

作者:未知  来源:日经BP   更新:2005-1-23 9:06:00  点击:  切换到繁體中文

 

美国Cadence设计系统公司联手第三方EDA开发商,共同制订了两套基于该公司定制IC设计用集成EDA系统“Virtuoso”的参考流程。Cadence采取了通过构筑基于自主EDA系统的设计流程,介绍EDA系统用法的战略。此前,在基于Virtuoso的流程方面,已经制订了芯片级集成设计和模拟与模数混合设计2套流程

  此次制订的是RF IC设计流程和系统级设计流程。作为前者,除Cadence公司自己的单点工具(Point Tool)外,还集成了美国安捷伦科技和希腊Helic SA公司的单点工具。此外,Helic开发的面向IEEE802.11b/g的收发芯片设计数据可在此流程上随意使用。通过准备实际芯片的数据,进一步加深用户的理解。

  此外,系统级设计流程同样是在集成了安捷伦的工具,以及美国MathWorksCoWare公司的工具后构筑而成的。不过,无论哪一套设计流程,各公司的工具均需由用户自行购买。另外,相关的技术支持也由各工具开发商来提供。

Cadence Design Systems, Inc.は,サードパーティのEDAベンダーと組んで,同社のカスタムIC設計用統合EDAシステム「Virtuoso」ベースのレファレンス・フローを二つ策定した。同社は自社のEDAシステムをベースにした設計フローを構築することで,EDAシステムの利用方法を明解にする戦略を採っており,これまでにVirtuosoベースのフローは,チップ・レベルの統合設計とアナログ/アナログ-デジタル混在設計の2種を策定している。

 今回策定したのは,RF IC設計フローとシステム・レベル設計フローである。前者に関しては,Cadence自身のポイント・ツールに加えて,米Agilent Technologies, Inc.とギリシャHelic SAのポイント・ツールを統合している。さらに,Helicが開発したIEEE802.11b/g向けトランシーバ・チップの設計データをこのフローで自由に使えるようにした。実チップのデータを用意することで,ユーザーの理解がさらに深まるという。

 また,システム・レベルの設計フローには,同じくAgilentのツール,そして米The MathWorks, Inc.のツール,そして米CoWare, Inc.のツールを統合して構築した。なお,どちらの設計フローでも,各社のツールはユーザーがそれぞれ調達する必要がある。また,サポートも各ツール・ベンダーが個別に対応することになる。

 


 

新闻录入:贯通日本语    责任编辑:贯通日本语 

  • 上一篇新闻:

  • 下一篇新闻:
  •  
     
     
    网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
     

    注册高达赢取大奖!

    09年2月《贯通日本语》杂志

    松岛菜菜子裙装造型 “美到令人

    荣仓奈奈被曝怀孕 预计今年初夏

    日媒:美国任用哈格蒂担任驻日

    日本选出最想成为首相的女大学

    广告

    广告