您现在的位置: 贯通日本 >> 资讯 >> 新闻对照0412 >> 正文

IBM试制成功内存单元面积最小的SRAM

作者:未知  来源:日经BP   更新:2004-12-13 8:24:00  点击:  切换到繁體中文

 

美国IBM日前面向32nm级工艺试制成功了内存单元面积仅为0.143μm26晶体管型的SRAM。采用氧化膜厚度为25nmSOI(绝缘体上硅)底板。据IBM称,虽然此前台湾TSMC(台积电)曾在20046月公布的0.296μm2为全球最小记录,但此次相对这一记录减少了30%、实现了全球最小的内存单元面积IBM)。该技术已在20041213日于美国旧金山召开的元器件技术国际会议“IEDM 20042004年国际电子器件会议)上发表。演讲序号为11.1

  试制成功的内存单元尺寸为0.27μm×0.53μm。+1.0V运行时的静态噪音容许度(SNM)为148mV。硅化物(Silicide)层采用了二氧化钴(CoSi2)。原来采用的镍硅(NiSi)等硅化物材料不适用于较薄的SOI底板及间隔狭窄的隔离层。触点(Contact)采用钽(Ta),间隔为50nm。导通状态下的泄漏电流,与此前采用较厚的二氧化钴层,以及间隔为60nm的隔离层时相同。硅化物层的薄膜化及沟道(Trench)结构的形成方面,采用了波长为248nm的曝光技术和基于电子光束的曝光技术。

IBM Corp.は,32nm世代向けにセル面積が0.143μm26トランジスタ型のSRAMを試作した。酸化膜厚が25nmSOI基板を用いた。同社によると,これまでは台湾TSMC20046月に発表した0.296μm2が世界最小だったが,今回はこれに対して30%面積を縮小し「世界最小のセル面積」(IBM社)を実現したという。20041213日から米国サンフランシスコで開催中のデバイス技術の国際学会「IEDMInternational Electron Devices Meeting 2004」で発表した。講演番号は11.1

 試作したセルの寸法は0.27μm×0.53μmである。+1.0V動作時の静的雑音余裕度(SNM)は148mVである。シリサイド層にはCoSi2を用いた。NiSiなど従来のシリサイドでは,薄いSOI基板および間隔の狭いスペーサには不向きだったという。コンタクトにはTaを使用し,間隔は50nm。接合リーク電流は,厚いCoSi2層や間隔が60nmのスペーサを用いる従来の場合と同等とする。シリサイドの薄膜化およびトレンチ構造の形成には,波長が248nmの露光技術と電子ビームによる露光の両方を用いた。

 


 

新闻录入:贯通日本语    责任编辑:贯通日本语 

  • 上一篇新闻:

  • 下一篇新闻:
  •  
     
     
    网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
     

    注册高达赢取大奖!

    09年2月《贯通日本语》杂志

    松岛菜菜子裙装造型 “美到令人

    荣仓奈奈被曝怀孕 预计今年初夏

    日媒:美国任用哈格蒂担任驻日

    日本选出最想成为首相的女大学

    广告

    广告